新一代CPLD及其应用

来源：核心期刊咨询网时间：12

摘要：摘要：介绍了新一代可编程逻辑器件Stratix系列，并在此基础上详细叙述了基于Stratix系列设计高阶FIR滤波器的方法和步骤，通过举例总结了CPLD在数字信号处理方面的优越性和良好的发展前景。 关键词：CPLD FIR 件的DSP模块提供了高于DSP处理器的数据处理能力，

　　摘要：介绍了新一代可编程逻辑器件Stratix系列，并在此基础上详细叙述了基于Stratix系列设计高阶FIR滤波器的方法和步骤，通过举例总结了CPLD在数字信号处理方面的优越性和良好的发展前景。

　　关键词：CPLD FIR

　　件的DSP模块提供了高于DSP处理器的数据处理能力，并且更为灵活和经济。每一Stratix DSP模块可提供多达8个运行在250MHz的并行乘法器，数据吞吐能力高达2GMACS。最大的Stratix器件EP1S125包括28个DSP模块，可完成高达224个并行乘法操作，并提供56GMACS的总线数据吞吐能力；而传统的DSP处理器最多仅可同时进行8个并行乘法操作，数据吞吐量也只有8.8GMACS。除了DSP模块中的专用乘法器以外，还可利用逻辑单元（LE）实现乘法器和DSP功能。例如，可在Stratix器件中利用大约9600个逻辑单元实现一个256阶FIR滤波器。Stratix系列的EP1S120包括大约114140个逻辑单元，可以容纳11个这样的滤波器。每一滤波器可运行在200MHz，这意味着通过利用LE可提供563GMACS的器件总吞吐能力。结合DSP模块提供的56GMACS数据吞吐能力，Stratix器件可提供高达620GMACS的数据总吞吐能力。因此Stratix器件适用于大数据量数字信号处理。

　　前两种FIR滤波器通常用于串行输入数据的情况下。直接型由于对称结构，可以采用流水调度，所以工作频率很高，但是数据延迟比较大，40阶的滤波器可以达到20个时钟周期，控制比较复杂；倒置型结构的优点是没有数据延迟，控制简单，但是工作频率很低，与CPLD的乘加器性能有关；降抽样型FIR滤波器适用于输入数据是压缩数据的情况，即输入的数据由多个原始数据组成，可以避免数据拆包重组和滤波后的抽样，便于CPLD设计，最大的特点是可以在较低的时间频率下完成滤波抽样，不会造成数据的积累。从结构上分析，降抽样型FIR滤波器和直接型类似，也存在控制复杂的问题。

转载请注明来自：http://www.qikan2017.com/lunwen/dzi/3795.html